PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-368155

(43) Date of publication of application: 20.12.2002

(51)Int.CI.

· 6 · 3

H01L 23/12 H01L 21/60 H05K 1/18 HO5K 3/34

(21)Application number: 2001-169203

(71)Applicant:

HITACHI CABLE LTD

TOSHIBA CORP

(22)Date of filing:

05.06.2001

(72)Inventor:

ONDA MAMORU CHINDA SATOSHI


YOSHIKAZU TAKAYUKI


ABE AKIHIKO IWASAKI KEN

SHIMOE HIROSHI **OKUMURA NAOHISA**

(54) WIRING BOARD, MANUFACTURING METHOD THEREFOR, AND SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To reduce displacement of a protruding conductor from a wiring, when a semiconductor chip provided with protruding conductor (bump) is flip- chip connected to an external terminal, in a wiring board where a wiring is provided on an insulating substrate. SOLUTION: In a wiring board is provided, where an opening part is provided at the prescribed position of an insulating substrate and a wiring comprising a terminal part to cover the opening part is provided on one main surface of the insulating substrate, the wiring the wiring board, where a protruding conductor layer is provided in a region to which an external terminal of a semiconductor chip is connected.





LEGAL STATUS

[Date of request for examination]

21.11.2003

[Date of sending the examiner's decision of rejection]

14.02.2006

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-368155

| | (P2002-300133A) |
|---------|-------------------------|
| (43)公開日 | 平成14年12月20日(2002.12.20) |


| 501 311 | H01L 23/12 21/60 H05K 1/18 | 311 Q 5E336 | |
|-----------------------------|----------------------------------|--|---|
| *** | H05K 1/18 | • | |
| 311 | | I EROAA | |
| | | L 31044 | |
| | 3/34 | 501 E | |
| 501 | H01L 23/12 | F | |
| | 審査請求 | 未請求 請求項の数10 OL (全19] | 質) |
| 特願2001−169203(P2001−169203) | (71)出願人 | 000005120 | |
| | | 日立電線株式会社 | |
| 平成13年6月5日(2001.6.5) | | 東京都千代田区大手町一丁目6番1号 | |
| | (71)出顧人 | 000003078 | |
| | | 株式会社東芝 | |
| | | 東京都港区芝浦一丁目1番1号 | |
| | (72)発明者 | 御田 | |
| | | | 立 |
| | | 電線株式会社電線工場内 | |
| | (74)代理人 | | |
| | | 弁理士 川澄 茂 | |
| | | 恩奴百≀** | 6H C |
| | | 持顧2001-169203(P2001-169203) (71)出願人 平成13年6月5日(2001.6.5) (71)出願人 | 日立電線株式会社 平成13年6月5日(2001.6.5) 東京都千代田区大手町一丁目6番1号 (71)出願人 000003078 株式会社東芝 東京都港区芝浦一丁目1番1号 |


(54) 【発明の名称】配線基板、半導体装置及び配線基板の製造方法

(57)【要約】

【課題】絶縁基板上に配線を設けた配線基板において、 外部端子上に突起導体(パンプ)を設けた半導体チップ をフリップチップ接続させる際に、前記突起導体と前記 配線の位置ずれを低減させることができる。

【解決手段】絶縁基板の所定位置に開口部を設け、前記 絶縁基板の一主面上に、前記開口部を覆う端子部を有す る配線を設けた配線基板において、前記配線は、半導体 チップの外部端子が接続される領域に突起状の導体層を 設けられている配線基板である。





【特許請求の範囲】

【請求項1】絶縁基板の所定位置に開口部を設け、前記 絶縁基板の一主面上に、前記開口部を覆う端子部を有す る配線を設けた配線基板において、

1

前記配線は、半導体チップの外部端子が接続される領域 に突起状の導体層が設けられていることを特徴とする配 線基板。

【謝求項2】前記請求項1に記載の配線基板において、 前記導体層は、前記半導体チップの外部端子が接続され る領域の外周部に設けられていることを特徴とする配線 10 基板。

【請求項3】前記請求項1に記載の配線基板において、 前記導体層は、前記半導体チップの外部端子が接続され る領域の全面に設けられていることを特徴とする配線基 板。

【請求項4】前記請求項3に配載の配線基板において、 前記導体層の中央に凹部が設けられていることを特徴と する配線基板。

【請求項5】前記請求項1乃至4のいずれか1項に記載の配線基板において、

前記導体層の表面に、錫及び銀を含む合金からなるめっ き層が設けられていることを特徴とする配線基板。

【請求項6】絶縁基板の所定位置に開口部を設け、前記 絶縁基板の一主面上に前記開口部を覆う端子部を有する 配線を設け、前記絶縁基板の配線形成面上に、外部端子 上に突起導体が設けられた半導体チップを、前記外部端 子が前記配線と向かい合うように設け、前記配線と前記 半導体チップの外部端子が突起導体により電気的に接続 され、前記絶縁基板と前記半導体チップの間が絶縁体で 封止された半導体装置において、

前記配線と前記突起導体が接続された領域の外周部に突 起状の導体層が設けられていることを特徴とする半導体 装置。

【請求項7】絶縁基板の所定位置に開口部を設け、前記 絶縁基板の一主面上に前記開口部を覆う端子部を有する 配線を設け、前記絶縁基板の配線形成面上に、外部端子 上に突起導体が設けられた半導体チップを、前記外部端 子が前記配線と向かい合うように設け、前記配線と前記 半導体チップの外部端子が前記突起導体により電気的に 接続され、前記絶縁基板と前記半導体チップの間が絶縁 40 体で封止された半導体装置において、

前記配線と前記突起導体は、前記配線上に設けられた突 起状の導体層を介在して接続されていることを特徴とす る半導体装置。

【請求項8】前記請求項7に記載の半導体装置において、

前記導体層は、前記突起導体との接続部に凹部が設けられていることを特徴とする半導体装置。

【請求項9】絶縁基板の所定位置に開口部を形成し、 前記絶縁基板の一主面上に導電性薄膜を形成し、 前記導電性薄膜上の所定位置に突起状の導体層を形成

前記導電性薄膜をパターニングして、前記導体層を有する配線を形成することを特徴とする配線基板の製造方法。

【請求項10】前記請求項9に記載の配線基板の製造方法において、

前記突起状の導体層を形成する際に、前記絶縁基板の開口部内に導体層を形成することを特徴とする配線基板の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、配線基板、半導体 装置及び配線基板の製造方法に関し、特に、半導体チッ プをフリップチップ接続する配線基板に適用して有効な 技術に関するものである。

[0002]

30

【従来の技術】従来、テープ状の絶縁基板の表面に配線が設けられた配線基板上に半導体チップを設け、前記半20 導体チップの表面に設けられた外部端子と前記配線とを電気的に接続した半導体装置には、例えば、図22

(a) 及び図22(b) に示したように、前配半導体チップ3の外部端子301を前記絶縁基板1に設けられた前記配線2とを向かい合わせて金バンプなどの突起導体(以下、バンプと称する) 4で接続した、フリップチップ型の半導体装置がある。ここで、図22(b)は図22(a)のM-M'線での断面図である。

【0003】また、前記フリップチップ型の半導体装置は、図22(a)及び図22(b)に示したように、前記絶縁基板1と前記半導体チップ3の間及び前記半導体チップ3の側面部分に、例えば、熱硬化性樹脂などの絶縁体5が設けられており、前記配線2と前記外部端子301の接続部がアンダーフィル封止されている。

【0004】また、図22(a)及び図22(b)に示した半導体装置は、LGA(Land Grid Array)型の半導体装置であり、前配絶縁基板1の所定位置に設けられた開口部(ピアホール)101の内部には、マザーボード等の実装基板や外部装置と接続するための外部接続端子(ランド)7として用いる導電体が埋め込まれている。また、前配配線2は、その一部が前記開口部101を覆うように設けられており、前配外部接続端子7と接続されている。

【0005】また、前記LGA型の半導体装置では、図23(a)及び図23(b)に示すように、例えば、前記配線2の前配バンプ4が接続される領域の周辺には、前記パンプ4と前記配線2の接続性をよくするためのめっき層10が設けられており、前記バンプ4が接続される領域の外側は、配線保護膜(ソルダレジスト)9で覆われている。ここで、図23(a)は図22(b)の部50分拡大図、図23(b)は図22(a)のN-N、線で

の断面図である。

【0006】また、前記外部接続端子7の表面(鰡出 面) にも、図23 (a) に示したように、前配半導体装 置を実装基板等に実装する際のはんだとの接続性をよく するためにめっき層10が設けられている。前配めっき 層10には、例えば、錫(Sn)や錫と銀の合金(Sn - A g 合金) などが用いられる。

【0007】前記LGA型の半導体装置の製造方法を簡 単に説明すると、まず、所定位置に開口部(ピアホー ル) 101が形成された絶縁基板1の一主面上に前記配 10. 線2を形成した配線基板を製造する。前記配線基板の製 **造方法は、例えば、まず、ポリイミドテープなどの絶縁** 基板1の所定位置に、金型を用いた打ち抜き加工により 前記開口部101を形成し、前記絶縁基板1の一主面上 に銅箔などの導電性薄膜を形成し、前記絶縁基板1の開 口部101の内部に、電気めっき法などを用いて銅など のめっき層(外部接続端子?)を形成し、前記導電性薄 膜をエッチング処理によりパターニングして前記配線2 を形成した後、前記配線2の表面の所定領域に、例え ば、配線保護膜(ソルダレジスト)9を形成し、前記配 20 線2及び前記外部接続端子7の露出面に、例えば、無電 解めっき法を用いて錫あるいは錫銀合金などのめっき層 10を形成する方法がある。また、前記手順以外にも、 例えば、あらかじめ銅箔などの導電性薄膜を形成(接 着) した前記絶縁基板1を準備し、前記絶縁基板1の前 記導電性薄膜が形成されていない面から、炭酸ガスレー ザやエキシマレーザ等を照射して前配開口部101を形 成した後、前記外部接続端子7を形成し、前記導電性薄 膜をエッチング処理して前記配線2を形成する方法もあ る。

【0008】前記手順に沿って前記配線基板を形成した 後、前記配線基板の配線導体2上に半導体チップ3をフ リップチップ接続する。このとき、前記半導体チップ3 の外部端子301上には、あらかじめ、金ワイヤなどを 用いてバンプ4を形成しておき、前記半導体チップ3の 外部端子301と前記配線2を向かい合わせ、位置合わ せをした後、前記バンプ4と前記配線2を熱圧着させ る。ここで、前記めっき層10として、例えば、前記配 線2の表面に低融点の錫めっきが形成されている場合に は、約217℃に加熱しての錫金接合(Sn-Au接 合) により接続される。また、前記めっき層10とし て、例えば、前記銀の重量割合が3.5%(パーセン ト) の錫銀合金 (3.5% Ag-Sn合金) が形成され ている場合には、前記錫銀合金の融点121℃付近での はんだ接合により接続される。

[0009] その後、前記絶縁基板1 (配線基板)と前 記半導体チップ3の間に、例えば、熱硬化性のエポキシ 系樹脂などの絶縁体5を流し込んでアンダーフィル封止 をし、必要に応じて前記半導体チップ3の周囲全体を封 止した後、前記絶縁基板1を所定位置で切断すると、図 50

22 (a) 及び図22 (b) に示したようなLGA型の 半導体装置を得ることができる。

【0010】また、図では示していないが、例えば、前 記絶縁基板1に設けられた開口部101に前記外部接続 端子7として用いる導電体を埋め込む代わりに、Pb-Sn系はんだ等のボール端子を設けたBGA (Ball Gri d Array) 型の半導体装置もある。

[0011]

【発明が解決しようとする課題】しかしながら、前記従 来の技術では、前記半導体装置に実装する半導体チップ の小型化、高密度化にともない、前記絶縁基板1上に設 けられた前配配線2の微細化が進むと、前配配線2と前 記半導体チップ3の外部端子301との位置合わせが難 しくなるという問題があった。

【0012】例えば、前記図22(b)に示したよう な、前記半導体チップ3をフリップチップ接続させる半 導体装置では、前記絶縁基板1上に前記配線2、前記外 部接続端子7、及び前記めっき層10を形成した配線基 板と、前記外部端子301上に前記パンプ4を設けた半 導体チップ3を向かい合わせて接続するため、微細化な どにより位置合わせの精度が低下すると、例えば、図2 4 (a) に示したように、前記半導体チップ3の外部端 子301上に設けられた前記パンプ4が前記配線2の端 部に接続されることがある。このように、前記半導体チ ップ3をフリップチップ実装する際に、前記半導体チッ プ3の外部端子301上に設けられた前記パンプ4と前 記配線2の間に位置ずれが生じると、前記パンプ4と前 記配線2の接触面積が小さく、接続強度(接合強度)が 小さくなるため、接続信頼性が低下するという問題があ った。

【0013】また、前記半導体チップ3を前記配線基板 にフリップチップ実装するときに、前記バンプ4と前記 配線2の間の位置ずれが大きくなると、前記パンプ4が 前記配線2の端部から外れて接続不良になる可能性が高 61

【0014】また、前記外部端子301上には、一般 に、金ワイヤを用いたワイヤボンド法によるパンプ(ス タッドパンプ) 4が形成されているため、前記パンプ4 と前記配線2上のめっき層10とは、例えば、前記めっ き層10が錫の場合には金錫(Sn-Au)接合により 接続されるが、このとき、前記パンプ4を加熱加圧して 熱圧着させている。

【0015】前記配線基板、特に、前記配線2は微細化 が進んでおり、その板厚方向の厚さが20μm程度にな ってきている。また、実装する前記半導体チップの外部 端子301の数が増加しているため、前記半導体チップ 3を実装するときに加える荷重も増加している。そのた め、前記パンプ4と前記配線2を熱圧着させる際にかか る荷重で、図24(b)に示すように、前記配線2が変 形して前記絶縁基板1に減り込んでしまうという問題が

30

あった。

【0016】図24(b)に示したような前記配線2の変形は、前記配線2の板厚が薄くなるほど起こりやすく、また、前記絶縁基板1上に接着層(図示しない)を介して前記配線2を形成している場合に起こりやすい。前記配線2が変形して前記絶縁基板1に減り込むことにより前記絶縁基板1と前記半導体チップ3の隙間 t が狭くなり、アンダーフィル封止をする際の前記絶縁体5が流れ込みにくくなる。そのため、前記絶縁体5の内部にボイドが発生しやすくなり、前記ポイドの熱膨張による衝撃等で前記半導体チップ3がはがれやすくなり、半導体装置の信頼性が低下するという問題があった。

【0017】また、位置ずれにより前記パンプ4が前記配線2の端部で接続される、あるいは前記配線2が変形すると、前記パンプ4に歪みが生じて前記パンプ4と前記半導体チップ3の外部端子301との接続部に負荷がかかりやすくなる。そのため、前記パンプ4と前記外部端子301との接続部が剥離する、あるいは前記外部端子301が形成されている半導体基板に亀裂(クラック)が生じるといった問題があった。

【0018】また、前記半導体チップ3の外部端子30 1上に設けられる前配パンプ4には、ワイヤボンド法に よるスタッドバンプを用いる場合が多い。前記スタッド パンプは、例えば、ボンディングツールを用いて金ワイ ヤの先端を前記外部端子301上に熱圧着させた後、前 記ポンディングツールを引き上げてネック部分で前記金 ワイヤを切断して形成されるため、前記パンプ4の高さ にばらつきが生じやすい。そのため、図25(a)に示 したように、前記スタッドパンプ4'の高さのばらつき により、前記配線2と接触する部分と接触しない部分と 30 の高さの差が大きくなり、熱圧着したときにすべてのス タッドバンプ4'と配線導体2を接続することが難し く、接続不良が起きやすいという問題がある。そのた め、前記スタッドバンプ4'を用いた場合には、平坦加 工(レベリング)を行って前記スタッドパンプ4'の高 さのばらつきを低減させているが、この場合、平坦加工 を行う工程が増えるため、製造コストが高くなるという 問題があった。

【0019】また、図25 (a)に示したように、前記スタッドパンプ4'に平坦加工をせずにフリップチップ 40 実装したときの接続不良を低減させる方法として、前記スタッドパンプ4'と前記配線2を熱圧着する際の荷重を大きくし、前記スタッドパンプ4'の先端部をつぶしながら接続する方法があるが、熱圧着の際の荷重を大きくすると、前記外部端子301からの高さが高い部分では、前記スタッドパンプ4'の先端が先につぶれて前記配線2に負荷がかかるため前記配線2が変形しやすくなるという問題があった。

【0020】また、前記スタッドバンプ4°の場合には 先端部が鋭くなっているため、図25(b)に示すよう 50

に、前記スタッドバンプ4・の先端部がつぶれずに前記配線2に刺さった状態で接続されてしまうことがある。このように、前記スタッドバンプ4・の先端部が前記配線2に刺さった状態だと、前記配線2と前記スタッドバンプ4・の接続面積が狭く、接続強度が低いため、前記スタッドバンプ4・剥離しやすいという問題があった。 【0021】また、前記配線2の微細化にともない前記配線2の厚さが薄くなると、前配突起導体4・の先端が前記配線2を突き抜けてしまうことがある。

【0022】本発明の目的は、絶縁基板上に配線導体を 設けた配線基板において、外部端子上に突起導体(バン プ)を設けた半導体チップをフリップチップ接続させる 際に、前記バンプと前記配線の位置ずれを低減させるこ とが可能な技術を提供することにある。

【0023】本発明の他の目的は、絶縁基板上に配線を 設けた配線基板において、外部端子上に突起導体(バン プ)を設けた半導体チップをフリップチップ接続させる 際に、前記配線の変形を防ぐことが可能な技術を提供す ることにある。

20 【0024】本発明の他の目的は、絶縁基板上に配線導体を設けた配線基板において、外部端子上に突起導体 (バンプ)を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の接続不良を低減させることが可能な技術を提供することにある。

【0025】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

[0026]

【課題を解決するための手段】本発明において開示される発明の概要を説明すれば、以下のとおりである。

[0027] (1) 絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設けた配線基板において、前配配線は、半導体チップの外部端子が接続される領域に突起状の導体層が設けられている配線基板である。

【0028】前記(1)の手段によれば、前記配線の、 半導体チップの外部電極と接続される領域に突起状の導 体層を設け、前記配線を部分的に厚くすることで、前記 半導体チップの外部端子と前記配線を接続する際の位置 ずれや、前記配線の変形を防ぐことができる。

【0029】前記(1)の配線基板において、例えば、前記突起状の導体層を、前記半導体チップの外部端子が接続される領域の外周部に設けると、前記配線基板上に半導体チップをフリップチップ実装するときに、前記半導体チップの外部端子上に設けられた突起導体(バンプ)が前記配線上の前記導体層に接触し、前記バンプが前記配線の端部から外側へ外れるのを防ぐことができる。そのため、前記バンプと前記配線の間の位置ずれを低減でき、前記バンプと前記配線の接続不良を低減させることができる。

- 4 -

【0030】またこのとき、前記突起状の導体層を環状に設けると、前記半導体チップをフリップチップ実装するときに、前記半導体チップの外部端子上に設けられた前記パンプの位置ずれをさらに低減させることができる。

【0031】また、前配(1)の配線基板において、例えば、前記突起状の導体層を、前記半導体チップの外部端子が接続される領域の全面に平板状に設け、前記配線を部分的に厚くすることにより、例えば、前記配線の、前記半導体チップの外部端子上に設けられた突起導体を10熱圧着する部分の強度(剛性)が上がるため、熱圧着の際の荷重による前記配線の変形を低減させることができる。そのため、前記配線の変形により前記配線基板(絶縁基板)と前記半導体チップの間が狭くなるのを防げ、前記絶縁基板と前記半導体チップの間をアンダーフィル封止するときにボイドが発生することを防げる。

【0032】また、前記配線上に、前記平板状の導体層を設けた場合には、前記配線の変形を防ぐことはできるが、その表面が平坦な場合には、前記配線と前記バンプとの位置ずれを防ぐことは難しい。そのため、前記平板 20状の導体層の中央に凹部を設け、前記外部端子上のバンプが前記凹状に加工された面に沿って前記導体層の中央に導かれるようにすることで前記配線の変形を防ぐとともに、前記バンプと前記配線の間の位置ずれを防ぐことができる。

【0033】また、前記半導体装置の外部端子上に設けられるバンプには、一般に金(Au)を用いているため、前記配線の、前記導体層が設けられた領域に錫または錫と銀を含む合金からなるめっき層を設けることにより、前記配線と前記半導体チップの外部端子上のバンプ30を接続する際の接続信頼性が向上する。

【0034】(2) 絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、前記配線と前記突起導体が接続された領域の外周部に突起状の導体層40が設けられている半導体装置である。

【0035】前配(2)の手段によれば、前記配線と前記突起導体(バンプ)が接続された領域の外周部に突起状の導体層が設けられており、前記導体層が壁の役割をするため、前記バンブが前記配線の端部から外れることを防げるため、前記配線と前記バンブの接続信頼性の高い半導体装置を得ることができる。

[0036] (3) 絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設け、前記絶縁基板の配線形成面上に、

外部端子上に突起導体が設けられた半導体チップを、前 記外部端子が前記配線と向かい合うように設け、前記配 線と前記半導体チップの外部端子が前記突起導体により 電気的に接続され、前記絶縁基板と前記半導体チップの 間が絶縁体で封止された半導体装置において、前記配線 と前記突起導体は、前記配線上に設けられた突起状の導 体層を介在して接続されている半導体装置である。

8

【0037】前記(3)の手段によれば、前記配線と前記突起導体(パンプ)が、前記突起状の導体層を介在して接続されているため、熱圧着の際の荷重による前記配線の変形がほとんどなく、前記絶縁基板と前記半導体チップの隙間が狭くなることを防げるため、前記絶縁基板と前記半導体チップの間に液状の絶縁体を流し込んだときに内部にポイドが発生しにくい。そのため、前記絶縁体内部のボイドの熱膨張による衝撃などで前記半導体チップに亀裂が入ったり、前記絶縁体から剥離したりすることを防げ、前記半導体装置の信頼性を向上させることができる。

【0038】(4)絶縁基板の所定位置に開口部を形成し、前記絶縁基板の一主面上に導電性薄膜を形成し、前記導電性薄膜上の所定位置に突起状の導体層を形成し、前記導電性薄膜をパターニングして、前記導体層を有する配線を形成する配線基板の製造方法である。

[0039] 前記(4)の手段によれば、前記導電性薄膜の表面に突起状の導体層を形成した後、前記導電性薄膜をエッチング処理によりパターニングして前記配線を形成することにより、半導体チップをフリップチップ接続する際に、位置ずれや配線の変形を防げる配線基板を得ることができる。また、前記突起状の導体層を形成する際に、前記絶縁基板の開口部内にも導体層を形成することにより、前記絶縁基板の開口部内に形成された導体層を外部接続端子(ランド)とするLGA型の半導体装置に使用する配線基板を、製造工程を増やすことなく製造することができる。

【0040】また、前記配線基板の製造方法では、前記(4)の手段に限らず、例えば、前記絶縁基板の一主面上に前記導電性薄膜を形成した後、前記絶縁基板の所定位置に開口部を形成してもよいし、前記導電性薄膜をパターニングしてから前記突起状の導体層を形成してもよい。また、前記配線基板は、前記絶縁基板の片面、あるいは両面のみに配線が形成された配線基板であってもよいし、前記絶縁基板の内部に、複数の配線が層状に形成された多層配線基板であってもよい。

【0041】以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。

【0042】なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。

[0043]

【発明の実施の形態】(実施例1)図1乃至図3は、本

発明による実施例1の半導体装置の概略構成を示す模式 図であり、図1 (a) は本実施例1の半導体装置の平面 図、図1(b)は図1(a)のA-A'線での断面図、 図2は図1(a)の部分拡大図、図3(a)は図2のB - B'線での断面図、図3(b)は図2のC-C'線で の断面図である。

【0044】図1乃至図3において、1は絶縁基板、1 01は開口部(ピアホール)、2は配線、3は半導体チ ップ、301は半導体チップの外部端子、4は突起導体 (バンプ)、5は絶縁体(アンダーフィル樹脂)、6は 10 突起状の導体層、7は外部接続端子(ランド)、8は絶 緑体(モールド樹脂)、9は配線保護膜(ソルダレジス ト)、10はめっき層である。

【0045】本実施例1の半導体装置は、図1 (a)及 び図1 (b) に示すように、絶縁基板1の所定位置に開 口部 (ピアホール) 101を設け、前記絶縁基板1の一 主面上に前記開口部101を覆う端子部を有する配線2 を設け、前記絶縁基板1の配線形成面上に、外部端子3 01上に突起導体(以下、バンプと称する) 4が設けら れた半導体チップ3を、前記外部端子301が前記配線 20 2と向かい合うように設け、前記配線2と前記半導体チ ップの外部端子301が前記突起導体4により電気的に 接続され、前記絶縁基板1と前配半導体チップ3の間が 絶縁体5でアンダーフィル封止された半導体装置であ る。また、このとき、前記配線2と前記パンプ4は、図 1 (b) に示したように、前記配線2上に設けられた突 起状の導体層6を介在して接続されている。

【0046】また、本実施例1の半導体装置はLGA型 の半導体装置であり、前記絶縁基板1の所定位置には開 口部 (ビアホール) 101が設けられており、前記開口 30 部101内には、実装基板や外部装置との接続に用いら れる外部接続端子(ランド)7が設けられている。前記 外部接続端子7は、例えば、銅などの導電体を埋め込ん だものである。

[0047] また、前記半導体装置は、必要に応じて、 例えば、図1(b)に示すように、熱硬化性のエポキシ 系樹脂のような絶縁体8により前記半導体チップ3の全 体が封止(モールド)されている場合もある。

【0048】また、前記配線2と前記バンプ4の接続部 に設けられた前記導体層6は、図2、図3 (a) 及び図 40 3 (b) に示すように、前記導体層6の中央、言い換え ると前記バンプ4が接続される部分に凹部が設けられて いる。また、前記配線2の、前記導体層6が設けられた 領域を除く部分は、図2及び図3 (a) に示すように、 配線保護膜(ソルダレジスト)9で覆われており、前記 導体層6が設けられた領域には、例えば、銀の重量割合 が3.5%の錫銀合金 (3.5% Ag-Sn合金) など のめっき層10が設けられている。また、図3(a)に 示したように、前記外部接続端子7の表面にも同様のめ っき悩10が設けられている。また、前記めっき層10~50~して、途中で前記導電層6の成長が止まるようにする。

には、前記錫銀合金の代わりに、錫(Sn)のめっき層 を用いてもよい。

【0049】図4乃至図7は、本実施例1の半導体装置 に用いる配線基板の製造方法を説明するための模式図で あり、図4 (a)、図5 (a)、図6 (a)、図7

- (a) はそれぞれ、各製造工程での平面図であり、図4
- (b) は図4 (a) のB-B'線での断面図、図5
- (b) は図5 (a) のB-B'線での断面図、図5
- (c) は図5 (a) のC-C'線での断面図、図6
- (b) は図6 (a) のB-B'線での断面図、図6
- (c) は図6 (a) のC-C'線での断面図、図7
- (b) は図7 (a) のB-B'線での断面図、図7
- (c) は図7 (a) のC-C' 線での断面図である。

【0050】以下、図4乃至図7に沿って、本実施例1 の半導体装置に用いる配線基板の製造方法について説明 するが、前記配線基板の製造方法において、従来と同様 の部分については、その詳細な説明は省略する。

【0051】まず、図4(a)及び図4(b)に示すよ うに、例えば、ポリイミドテープなどの絶縁基板1の所 定位置に開口部(ピアホール)101を形成し、前記絶 縁基板1の一主面上に、銅箔などの導電性薄膜2゚を形 成する。

【0052】このときの手順は、例えば、金型を用いた 打ち抜き加工により前記絶縁基板1の所定位置に前記開 口部101を形成した後、接着剤(図示しない)を用い て前記絶縁基板1上に前記導電性薄膜2'を接着する方 法や、前記絶縁基板1上に前記導電性薄膜2'を形成し ておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁 基板1の所定位置に前配開口部101を形成する方法が ある。また、前配開口部101はLGA型の半導体装置 の外部接続端子(ランド)を形成するためのものであ り、例えば、直径200μmから500μm程度の円形 に開口する。

【0053】次に、図5(a)、図5(b)、及び図5 (c) に示すように、前記導電性薄膜2'の所定位置、 言い換えると、実装する半導体チップの外部端子と接続 される領域が開口するようにレジスト膜11を形成し、 例えば、電気めっき法を用いた銅めっきにより、前記絶 縁基板1の開口部101の内部に外部接続端子(ラン ド) 7を形成するとともに、前記導電性薄膜2'上に、 中央に凹部が設けられた突起状の導体層6を形成する。 【0054】このとき、前記導体層6として形成する銅

めっき層の厚さは、例えば、前記絶縁基板1の厚さの半 分程度にするのが好ましく、例えば、前記絶縁基板1の 厚さが約40μmから50μmの場合には、前記導体層 6の厚さは約20 μm程度に形成する。

【0055】また、電気めっき法を用いて前配外部接続 端子7と同時に前記導体層6を形成する場合には、前記 導電性薄膜2'が形成された面上に遮蔽板を設けるなど

また、前記導電層6の中央に設けられる凹部は、例え ば、電気めっき法で用いられるめっき溶液中に含まれる 添加剤の量を調節することにより、任意の深さに形成す ることができる。

[0056] 次に、前記レジスト膜11を除去し、例え ば、図6 (a)、図6 (b)、及び図6 (c) に示すよ うに、前記導電性薄膜2'上に、配線パターンに対応し たレジスト膜12を形成し、前記導電性薄膜2'をエッ チング処理して配線2を形成する。このとき、図6

(b) 及び図6 (c) では示していないが、前配絶縁基 10 板1の前記導電性薄膜2、が形成された面と対向する面 には、エッチング液により前記外部接続端子?がエッチ ングされないように、前記レジスト膜12と同様のレジ スト膜を形成しておく。

[0057] 次に、前記レジスト膜12を除去し、例え ば、図7 (a)、図7 (b)、及び図7 (c) に示すよ うに、前配配線2の、前記導電層6が形成された領域の 近傍を除く領域に、配線保護膜(ソルダレジスト)9を 形成した後、前記配線2の露出した部分、及び前記外部 接続端子7の表面(露出面)にめっき層10を形成する 20 ことにより、本実施例1の半導体装置に用いる配線基板 を得ることができる。

【0058】前記めっき層10は、例えば、電気めっき 法を用いて、錫銀合金 (Sn-Ag合金) を3μm程度 の厚さに形成する。また、前記錫銀合金は、例えば、銀 の重量割合を3.5%程度にするのが好ましい。また、 前記めっき届10としては、前記錫銀合金の他に、例え ば、無電解めっき法を用いて、厚さ0.5μm程度の錫 めっき10を形成してもよい。

【0059】前記手順に沿って本実施例2の半導体装置 30 に用いる配線基板を製造した後は、従来と同様の手順に 沿って、外部端子301上に金パンプなどの突起導体

(バンプ) 4が設けられた半導体チップ3をフリップチ ップ実装する。このとき、前記めっき層10として前記 錫銀合金 (3.5% Ag-Sn合金) を用いてはんだ接 合をさせると、前記錫銀合金の融点が約121℃である ため、錫めっきによる錫金の拡散接合に比べ、低温かつ 短時間で接続することができる。

【0060】前記半導体チップ3をフリップチップ接続 したあとは、前記絶縁基板1と前記半導体チップ3の間 40 に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体5 を流し込んでアンダーフィル封止をした後、必要に応じ て前記半導体チップ3の周囲を絶縁体8で封止し、前記 絶縁基板1を所定位置で切断して個片化すると、図12 (a) 及び図12 (b) に示したようなLGA型の半導

体装置を得ることができる。 【0061】図8及び図9は、本実施例1の半導体装置

における作用効果を説明するための模式図であり、図8 (a) 及び図8(b) は半導体チップをフリップチップ であり、図9 (a) 及び図9 (b) は図8 (a) 及び図 8 (b) とは別の作用効果を説明するための断面図であ る。

12

【0062】本実施例1の半導体装置に用いる配線基板 では、図7(b)及び図7(c)に示したように、前記 絶縁基板1上に形成された前記配線2の、半導体チップ 3の外部端子301と接続される領域に突起状の前記導 体層6が形成されている。そのため、前記外部端子30 1上に前記バンプ4として、例えば、ワイヤボンド法を 用いたスタッドパンプを形成した半導体チップ3をフリ ップチップ実装する際に、図8 (a) に示すように、前 記パンプ4の位置がずれて、前記配線2の端部にある場 合でも、熱圧着時の荷重により、前記パンプ4が前記導 体層6の凹部に沿って前記配線2の中央付近に導かれ、 図8 (b) に示すように、前記導体層6の凹部底面で接 **続される。そのため、前記半導体チップ3をフリップチ** ップ実装する際の位置ずれにより前記パンプ4が前記配 線2の端部に接続されることがなく、前記パンプ4と前 記配線2の接触面積が小さくなり接続信頼性が低下する ことを防げる。

【0063】また、前記半導体チップ3の外部端子30 1上に形成される前記パンプ4は、一般に、ボンディン グツールを用いた形成したバンプ(スタッドバンプ)で あり、前記スタッドパンプを形成したときの高さのばら つきが大きく、接続不良の原因になりやすいために、従 来は、前記突起導体4の先端部を平坦に加工して高さの ばらつきを小さくしている。また、前記スタッドパンプ 4'の先端部を平坦に加工せずに、高さのばらつきが大 きいままフリップチップ実装する場合には、前記半導体 チップ3にかける荷重を大きくし、高い突起導体4'の 先端部をつぶしながら接続する必要がある。このとき、 従来の配線基板では、前配配線2が薄いと、図25

(b) に示したように、前記スタッドバンプ4'の先端 がつぶれずに前記配線2に刺さった状態になることがあ るが、本実施例1の配線基板では、図9 (a) に示すよ うに、前記スタッドバンプ4'の先端部を平坦に加工せ ずに前配半導体チップ3をフリップチップ実装させた場 合でも、前記配線2に前記導体層6が設けられており、 前記スタッドバンプ4'との接続部分の強度(剛性)が 高くなっているため、図9(b)に示すように、前記ス タッドバンブ4'の先端部をつぶしながら確実に接続す ることができる。

【0064】以上説明したように、本実施例1によれ は、前記配線2の、前記半導体チップの外部端子30 1、 言い換えると前記パンプ4が接続される領域に、突 起状の導体層 6 を設けることにより、前記半導体チップ 3をフリップチップ接続させる際の荷重で前記配線2が 変形することを防げる。

【0065】また、前記導体層6の中央に凹部を設ける 実装する工程における作用効果を説明するための断面図 50 ことにより、前記半導体チップ3をフリップチップ接続

- 7 -

させる際に、前記半導体チップ3の外部端子301上に 設けられたバンプ4が前記導体層6の凹部に沿って中央 に導かれ、前記配線2の中央部分で接続することができ る。そのため、前記パンプ4の位置ずれを少なくするこ とができ、接続信頼性をよくすることができる。

【0066】また、前記半導体チップ3にかける荷重を大きくすることにより、前記配線2が変形しやすくなるが、本実施例1のように前記導体層6を設けて強度を高くすることにより、前記配線2が変形することを防げる。そのため、前記半導体チップ3をフリップチップ実 10装したときに前記絶縁基板1と前記半導体チップ3の間が狭くなることを防げ、前記絶縁体5の内部にボイドが発生し、前記ボイドの熱膨張による剥離等で信頼性が低下することを防げる。

【0067】また、前記バンプ4は、前記導体層6に設けられた凹部で接続されているため、フリップチップ接続をした後は、前記バンプ4が水平面内で動きにくくなり、温度サイクル等の影響を受けにくく、剥離しにくいため、接続信頼性の高い半導体装置を得ることができる

【0068】また、本実施例1の半導体装置では、前記 導体層6として、電気めっき法で形成した銅めっき層を 用いているが、これに限らず、例えば、ニッケル(N i) や錫(Sn)などの金属やそれらの合金であっても よい。

【0069】図10は、前記実施例1の半導体装置の変形例を示す模式図であり、図10(a)は半導体装置の概略構成を示す平面図、図10(b)は図10(a)のD-D 線での断面図である。

[0070] 前記実施例1では、図1(b)に示したよ 30 うに、前記絶縁基板1の開口部101の内部に埋め込まれた網めっき層を外部接続端子7として用いるLGA型の半導体装置を例に挙げて説明したが、これに限らず、例えば、図10(a)及び図10(b)に示したように、前記絶縁基板1の開口部101上に、Pb-Sn系はんだ等のボール端子13を形成したBGA(Ball Grid Array)型の半導体装置であってもよいことは言うまでもない。ただし、前記BGA型の半導体装置の場合には、図5(a)、図5(b)、及び図5(c)に示したような、前記導電性薄膜2'上に前記導体層6を形成す 40 る際に、前記レジスト膜11と同様のレジスト膜(裏止め剤)などで前記開口部101をふさいでおき、前記開口部101内に銅めっき層(外部接続端子7)が形成されないようにする。

【0071】図11は、前記実施例1の半導体装置に用いられる配線基板の変形例の概略構成を示す模式図であり、図11(a)は配線基板の平面図、図11(b)は図11(a)のE-E・線での断面図、図11(c)は図11(a)のF-F・線での断面図である。

[0072] 前配実施例1の半導体装置で用いる配線基 50

板は、前記配線2の所定位置に、図7(a)、図7(b)、及び図7(c)に示したように、中央に凹部を有する導体層6を形成したが、これに限らず、例えば、図11(a)、図11(b)、及び図11(c)に示したように、平板状の導体層14を形成してもよい。この場合、前記導体層14を形成することにより強度(剛性)が高くなるので、前記半導体チップ3をフリップチップ接続した際の荷重による配線2の変形を防ぐことができる。

【0073】また、前記実施例1で説明した前記導体層6及び図11(a)に示した導体層14は、前記パンプ4との接続面が方形状になっているが、これに限らず、例えば、前記パンプ4との接続面が円形であってもよい。

【0074】 (実施例2) 図12乃至図14は、本発明による実施例2の半導体装置の概略構成を示す模式図であり、図12(a)は本実施例2の半導体装置の平面図、図12(b)は図12(a)のG-G、線での断面図、図13は図12(a)の部分拡大図、図14(a)は図13のH-H、線での断面図、図14(b)は図13のI-I、線での断面図である。

【0075】図12乃至図14において、1は絶縁基板、101は開口部(ピアホール)、2は配線、3は半導体チップ、301は半導体チップの外部電極、4は突起導体(パンプ)、5は絶縁体(アンダーフィル樹脂)、7は外部接続端子(ランド)、8は絶縁体(モールド樹脂)、9は保護膜(ソルダレジスト)、10はめっき層、15は導体層である。

【0076】本実施例2の半導体装置は、図12(a)及び図12(b)に示すように、絶縁基板1の所定位置に開口部(ビアホール)101を設け、前記絶縁基板1の一主面上に前記開口部を覆う端子部を有する配線2を設け、前記絶縁基板1の配線形成面上に、外部端子301上に突起導体(以下、パンプと称する)4が設けられた半導体チップ3を、前記外部端子301が前記配線2と向かい合うように設け、前記配線2と前記半導体チップ3の外部端子301が前記パンプ4により電気的に接続され、前配絶縁基板1と前記半導体チップ3の間が絶縁体5でアンダーフィル封止された半導体装置である。【0077】また、本実施例2の半導体装置はLGA型の光道体装置であり、前記絶縁基板1の所定位置には関

の半導体装置であり、前記絶縁基板1の所定位置には照口部(ピアホール)101が設けられており、前配開口部101内には、実装基板や外部装置との接続に用いられる外部接続端子(ランド)7が設けられている。前記外部接続端子7は、例えば、銅などの導電性部材を埋め込んだものである。

[0078] また、本実施例2の半導体装置では、図13、図14(a)、及び図14(b)に示すように、前記パンプ4と前記配線2の接続部の外側に、前記配線2の端部に沿った導体層15が設けられている。また、前

記配線2の、前記導体層15が設けられた領域を除く部分は、図13及び図14(a)に示すように、配線保護 膜(ソルダレジスト)9で覆われており、前記導体層15が設けられた領域には、例えば、錫と銀の合金(SnーAg合金)あるいは錫(Sn)などのめっき層10が 設けられている。

15

【0079】図15乃至図18は、本実施例2の半導体 装置に用いる配線基板の製造方法を説明するための模式 図であり、図15(a)、図16(a)、図17

(a)、図18(a)はそれぞれ、各製造工程での平面 10 図であり、図15(b)は図15(a)のH-H'線での断面図、図16(b)は図16(a)のH-H'線での断面図、図16(c)は図16(a)のI-I'線での断面図、図17(b)は図17(a)のH-H'線での断面図、図17(c)は図17(a)のI-I'線での断面図、図18(b)は図18(a)のH-H'線での断面図、図18(c)は図18(a)のH-H'線での断面図、図18(c)は図18(a)のI-I'線での断面図である。

【0080】以下、図15乃至図18に沿って、本実施例2の半導体装置に用いる配線基板の製造方法について 20 説明するが、前記実施例1あるいは従来と同様の工程についてはその詳細な説明を省略する。

【0081】まず、図15(a)及び図15(b)に示すように、例えば、ポリイミドテープなどの絶縁基板1の所定位置に開口部(ピアホール)101を形成し、前記絶縁基板1の一主面上に、銅箔などの導電性薄膜2'を形成する。

【0082】このときの手順は、例えば、金型を用いた打ち抜き加工により前記絶縁基板1の所定位置に前記開口部101を形成した後、接着剤(図示しない)を用い 30 で前記絶縁基板1上に前記導電性薄膜2'を接着する方法や、前記絶縁基板1上に前記導電性薄膜2'を形成しておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁基板1の所定位置に前記開口部101を形成する方法がある。また、前記開口部101はLGA型の半導体装置の外部接続端子(ランド)を形成するためのものであり、例えば、直径100μmから200μm程度の円形に開口する。

【0083】次に、図16(a)、図16(b)、及び図16(c)に示すように、前記導電性薄膜2'の所定 40位置、言い換えると、実装する半導体チップの外部電極と平面的に重なる位置の周辺が直線状に開口したレジスト膜16を形成し、例えば、電気めっき法を用いた鍋めっきにより、前記絶縁基板1の開口部101の内部に外部接続端子(ランド)7を形成するとともに、前記導電性薄膜2'上に、直線状の導体層15を形成する。

【0084】このとき、前記導体層15として形成する 銅めっき層の厚さは、例えば、前記絶縁基板1の厚さの 半分程度に形成するのが好ましく、例えば、前配絶縁基 板1の厚さが40μmから50μm程度の場合には前記 50

導体層 15の厚さは約20μm程度に形成する。また、電気めっき法を用いて前記外部接続端子7と同時に前記導体層 15を形成する場合には、前記導電性薄膜 2'が形成された面上に遮蔽板を設けるなどして、途中で前記導電層 15の成長が止まるようにする。

【0085】次に、前記レジスト膜16を除去し、例えば、図17(a)、図17(b)、及び図17(c)に示すように、前記導電性薄膜2、上に、配線パターンに対応したレジスト膜17を形成し、前記導電性薄膜2、をエッチングして配線2を形成する。このとき、図17(b)及び図17(c)では示していないが、前記絶縁基板1の前記導電性薄膜2、が形成された面と対向する面には、エッチング液により前記外部接続端子7がエッチングされないように、前記レジスト膜17と同様のレジスト膜を形成しておく。

【0086】次に、前記レジスト膜17を除去し、例えば、図18(a)、図18(b)、及び図18(c)に示すように、前記配線2の、前記導電層15が形成された領域の近傍を除く領域に、配線保護膜(ソルダレジスト)9を形成した後、前記配線2の露出部分、及び前記外部接続端子7の表面(露出面)にめっき層10を形成することにより、本実施例2の半導体装置に用いる配線基板を得ることができる。

【0087】前記めっき層10は、例えば、電気めっき法を用いて、錫銀合金(Sn-Ag合金)を 3μ m程度の厚さに形成する。また、前記錫銀合金は、例えば、銀の重量割合を3.5%程度にするのが好ましい。また、前記めっき層10としては、前記錫銀合金の他に、例えば、無電解めっき法を用いて、厚さ 0.5μ m程度の錫めっき10を形成してもよい。

【0088】前記手順に沿って本実施例2の半導体装置に用いる配線基板を製造した後は、従来と同様の手順に沿って、外部端子301上に金バンプなどの突起導体(バンプ)4が設けられた半導体チップ3をフリップチップ実装する。このとき、前記めっき層10として前記錫銀合金(3.5%Ag-Sn合金)を用いてはんだ接合をさせると、前記錫銀合金の融点が約121℃であるため、錫めっきによる錫金の拡散接合に比べ、低温かつ短時間で接続することができる。

【0089】前記半導体チップ3をフリップチップ接続したあとは、前記絶縁基板1と前記半導体チップ3の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体5を流し込んでアンダーフィル封止をした後、必要に応じて前記半導体チップ3の周囲を絶縁体8で封止し、前記絶縁基板1を所定位置で切断して個片化すると、図12(a)及び図12(b)に示したようなLGA型の半導体装置を得ることができる。

【0090】図19は、本実施例2の半導体装置における作用効果を説明するための模式図であり、図19

(a) 及び図19 (b) は半導体装置を実装する工程に

おける作用効果を説明するための断面図である。

【0091】本実施例2の半導体装置に用いる配線基板 では、図18 (b) 及び図18 (c) に示したように、 前記絶縁基板1上に形成された前記配線2の、半導体チ ップ3の外部端子301と接続される領域の外周部に、 前記配線2の端部に沿って直線状の前記導体層15が形 成されている。そのため、前記外部端子301上に前記 バンプ4として、例えば、金などのスタッドパンプを形 成した半導体チップ3をフリップチップ実装する際に、 図19 (a) に示すように、前記パンプ4の位置がずれ 10 て、前記配線2の端部にある場合でも、熱圧着時の荷重 により、前配パンプ4が前記導体層15によって前記配 線2の外側に逃げ落ちることを防げ、図19(b)に示 すように、前記導体層15ではさまれた領域に接続され る。そのため、前配半導体チップ3をフリップチップ接 続させる際に、位置ずれによる前記配線2と前記パンプ 4の接続信頼性が低下することを防げる。

【0092】以上説明したように、本実施例2によれば、前記配線2の前記突起導体4が接続される領域の外側に、前記配線2の端部に沿った直線状の導体層15を20設けることにより、前記半導体チップ3をフリップチップ接続させる際に、前記半導体チップ3の外部端子301上に設けられたバンプ4が前記導体層15ではさまれた領域に導かれ、前記配線2の中央部分で接続することができる。そのため、前記バンプ4の位置ずれを少なくすることができ、接続信頼性をよくすることができる。

【0093】また、前記パンプ4は、前記導電層15にはさまれた状態で接続されているため、フリップチップ接続をした後は、前記導体層15が壁の役割をして前記パンプ4が水平面内で動きにくくなり、温度サイクル等 30の影響を受けにくく、剥離しにくいため、接続信頼性の高い半導体装置を得ることができる。

【0094】また、本実施例2の半導体装置では、前記 導体層15として、電気めっき法で形成した銅めっき層 を用いているが、これに限らず、例えば、ニッケル(N i)や錫(Sn)などの金属やそれらの合金であっても よい。

【0095】図20は、前記実施例2の半導体装置の変形例の概略構成を示す模式図であり、図20(a)は半導体装置の平面図、図20(b)は図20(a)のJ-40 J'線での断面図である。

【0096】前記実施例2では、図12(b)に示したように、前記絶縁基板1の閉口部101の内部に埋め込まれた銅めっき層を外部接続端子7として用いるLGA型の半導体装置を例に挙げて説明したが、これに限らず、例えば、図20(a)及び図20(b)に示したように、前記絶縁基板1の閉口部101上に、Pb-Sn系はんだ等のボール端子13を形成したBGA(Ball Grid Array)型の半導体装置であってもよいことは言うまでもない。ただし、前記BGA型の半導体装置の場合50

には、図16(a)、図16(b)、及び図16(c) に示したような、前記導電性薄膜2'上に前記導体層1 5を形成する際に、前記レジスト膜16と同様のレジスト膜(裏止め剤)などで前記開口部101をふさいでおき、前記開口部101内に銅めっき層(外部接続端子

【0097】図21は、前記実施例2の半導体装置に用いられる配線基板の変形例の概略構成を示す模式図であり、図21(a)は配線基板の平面図、図21(b)は図21(a)のK-K'線での断面図、図21(c)は図21(a)のL-L'線での断面図である。

7) が形成されないようにする。

【0098】前記実施例2の半導体装置で用いる配線基板は、前記配線2の所定位置に、図18(a)、図18(b)、及び図18(c)に示したように、前配配線2の端部に沿った直線状の導体層15を形成したが、これに限らず、例えば、図21(a)、図21(b)、及び図21(c)に示したように、環状の導体層18を形成してもよい。この場合、前記バンプ4と前配配線2の接続部の周囲全体に前記環状の導体層18があるため、図21に示したような、x方向及びy方向に対して位置ずれを防ぐ効果があるため、前記実施例2の半導体装置に比べて温度サイクルにおける接続信頼性の高い半導体装置を得ることができる。

[0099]以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。

【0100】例えば、前記実施例1及び前記実施例2では、LGA型の半導体装置及びBGA型の半導体装置を例にあげ、前記各半導体装置において前記半導体チップをフリップチップ実装する際に用いる配線基板(インターボーザ)に設けられた配線の所定位置に突起状の導体層を設けることにより、前記配線の変形を防いだり、前記半導体チップの外部端子上に設けられた突起導体と前記配線との位置ずれ、接続不良等を防いだが、これに限らず、例えば、図10(a)及び図10(b)、あるいは図20(a)及び図20(b)に示したような、BGA型の半導体装置を実装する実装基板上に設けられた配線の所定位置に、前記実施例1及び2で説明したような突起状の導体層を設けてもよいことは言うまでもない。

【0101】また、例えば、前記実施例1及び2では、前記絶縁基板1の表面のみに前記配線2が設けられた配線基板を例にあげて説明しているが、これに限らず、前記絶縁基板1の前記配線2が設けられた面と対向する面、あるいは前記絶縁基板1の内部にも配線層を有するような多層配線基板を用いた場合でも、その表面の前記半導体チップあるいは前記BGA型の半導体装置等を接続する領域に突起状の導体層を設けることにより、接続する際の位置ずれや配線の変形を低減させることができる

[0102]

【発明の効果】本発明において開示される発明のうち、 代表的なものによって得られる効果を簡単に説明すれ ば、以下のとおりである。

【0103】(1)絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体(バンプ)を設けた半導体チップをフリップチップ接続させる際に、前配突起導体と前記配線の位置ずれを低減させることができる。

【0104】(2) 絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体(バンプ)を設けた半 10 導体チップをフリップチップ接続させる際に、前記配線の変形を防ぐことができる。

【0105】(3) 絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体(バンプ)を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の接続不良を低減させることができる。

【図面の簡単な説明】

【図1】本発明による実施例1の半導体装置の概略構成を示す模式図であり、図1(a)は半導体装置の平面図、図1(b)は図1(a)のA-A、線での断面図で 20ある。

【図2】本実施例1の半導体装置の概略構成を示す模式 図であり、図1 (a) の部分拡大図である。

【図3】本実施例1の半導体装置の概略構成を示す模式 図であり、図3(a)は図2のB-B'線での断面図、 図3(b)は図2のC-C'線での断面図である。

【図4】本実施例1の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図4(a)は一製造工程の平面図、図4(b)は図4(a)のB-B'線での断面図である。

【図5】本実施例1の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図5(a)は一製造工程の平面図、図5(b)は図5(a)のB-B、線での断面図、図5(c)は図5(a)のC-C、線での断面図である。

【図6】本実施例1の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図6(a)は一製造工程の平面図、図6(b)は図6(a)のB-B、線での断面図、図6(c)は図6(a)のC-C、線での断面図である。

【図7】本実施例1の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図7 (a) は一製造工程の平面図、図7 (b) は図7 (a) のB-B'線での断面図、図7 (c) は図7 (a) のC-C'線での断面図である。

【図8】本実施例1の半導体装置の製造方法における作用効果を説明するための模式図であり、図8(a)及び図8(b)はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。

【図9】本実施例1の半導体装置の製造方法における別 50

の作用効果を説明するための模式図であり、図9 (a) 及び図9 (b) はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。

【図10】前記実施例1の半導体装置の変形例を示す模式図であり、図10(a)は半導体装置の概略構成を示す平面図、図10(b)は図10(a)のD-D'線での断面図である。

【図11】前記実施例1の半導体装置に用いる配線基板の変形例の概略構成を示す模式図であり、図11(a)は配線基板の平面図、図11(b)は図11(a)のE-E'線での断面図、図11(c)は図11(a)のF-F'線での断面図である。

【図12】本発明による実施例2の半導体装置の概略構成を示す模式図であり、図12(a)は半導体装置の平面図、図12(b)は図12(a)のG-G^{*}線での断面図である。

【図13】本実施例2の半導体装置の概略構成を示す模式図であり、図12(a)の部分拡大図である。

【図14】本実施例2の半導体装置の概略構成を示す模) 式図であり、図14(a)は図13のH-H'線での断面図、図14(b)は図13のI-I'線での断面図で ある。

【図15】本実施例2の半導体装置に用いる配線基板の 製造方法を説明するための模式図であり、図15 (a) は一製造工程の平面図、図15 (b) は図15 (a)の H-H 線での断面図である。

【図16】本実施例2の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図16(a)は一製造工程の平面図、図16(b)は図16(a)のH-H'線での断面図、図16(c)は図16(a)のI-I'線での断面図である。

【図17】本実施例2の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図17(a)は一製造工程の平面図、図17(b)は図17(a)のH-H'線での断面図、図17(c)は図17(a)のI-I'線での断面図である。

【図18】本実施例2の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図18(a)は一製造工程の平面図、図18(b)は図18(a)の40 H-H 線での断面図、図18(c)は図18(a)の I-I 線での断面図である。

【図19】本実施例2の半導体装置の製造方法における作用効果を説明するための模式図であり、図19(a)及び図19(b)はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。

[図20] 前記実施例2の半導体装置の変形例を示す模式図であり、図20(a)は半導体装置の概略構成を示す平面図、図20(b)は図20(a)のJ-J 線での断面図である。

【図21】前記実施例2の半導体装置に用いる配線基板

の変形例の概略構成を示す模式図であり、図21 (a) は配線基板の平面図、図21 (b) は図21 (a) のK-K・線での断面図、図21 (c) は図21 (a) のL-L・線での断面図である。

【図22】従来の半導体装置の概略構成を示す模式図であり、図22(a)は半導体装置の平面図、図22

(b) は図22 (a) のM-M'線での断面図である。


【図23】従来の半導体装置の概略構成を示す模式図であり、図23(a)は図22(b)の部分拡大図であり、図23(b)は図22(a)のN-N、線での断面 10 図である。


【図24】従来の半導体装置の課題を説明するための模式図である。

【図25】従来の半導体装置の課題を説明するための模式図である。

【符号の説明】


【図1】







- 1 絶縁基板
- 101 開口部 (ピアホール)
- 2 配線
- 2' 導電性薄膜
- 3 半導体チップ
- 301 半導体チップの外部端子
- 4 突起導体 (パンプ)
- 4' 平坦加工をしていない突起導体(スタッドパンプ)
-) 5,8 絶縁体
 - 6、14、15、18 導体層
 - 7 外部接続端子(ランド)
 - 9 配線保護膜(ソルダレジスト)
 - 10 めっき層
 - 11, 12, 16, 17 レジスト膜
 - 13 ボール端子


【図2】




[図13]












【図11】 【図10】 (a) (a) 301~2 (b) (b) (a) [図12] [図14] (a) (b) (b)







[図21]




[図24]





【図25】



フロントページの続き

(72)発明者 珍田 聡 茨城県日立市日高町5丁目1番1号 日立 電線株式会社総合技術研究所内

(72)発明者 吉和 崇之 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内

(72) 発明者 阿部 暁彦 東京都千代田区大手町一丁目6番1号 日 立電線株式会社内

(72)発明者 岩崎 建 三重県四日市市山之一色町800番地 株式 会社東芝四日市工場内 (72)発明者 下江 宏 三重県四日市市山之一色町800番地 株式 会社東芝四日市工場内

(72)発明者 奥村 尚久 三重県四日市市山之一色町800番地 株式 会社東芝四日市工場内

F ターム(参考) 5E319 AA03 AC11 BB08 CC22 CD25 GG09 GG15 5E336 AA04 BB01 CC34 CC55 GG21 GG30

5F044 KK02 KK12 KK23 KK25 LL11

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.